SEMICONDUCTOR LASER AND ITS MANUFACTURE

Publication number: JP3231483

Publication date: 1991-10-15

NAKATSUKA SHINICHI: YAMASHITA SHIGEO:

UCHIDA KENJI; KAJIMURA TAKASHI

Applicant: HITACHLLTD

Classification:

Inventor

- international:

H01S5/00; H01S5/042; H01S5/00; (IPC1-7): H01S3/18


Application number: JP19900026024 19900207

Priority number(s): JP19900026024 19900207

Report a data error here

Abstract of JP3231483

PURPOSE:To enhance the controllability of the width of a non-excitation region at an edge by a method wherein a region in which a metal film of an electrode part does not exist and which reaches the edge is formed at an edge part and a region to which an electric current is not applied is prescribed by the region and the edge. CONSTITUTION: A plurality of V-shaped slits 21 are formed along the stripe direction at an edge part on one side of a Cr/Au electrode 8: a mutual interval 27 of the slits 21 is formed in such a way that it does not exceed a size 13 of the slits in the stripe direction. Thereby, a cleavage operation can be executed in such a way that it crosses at least any of the slits 21. As a cleavage position 25 is approached to the apex of the slits at this time, the cleavage position is overlapped with the adjacent slit 21. and the adjacent slit 21 becomes the outer circumference of a new region 9 to which an electric current is not applied. As a result, the maximum value of a width 28 of the region 9 becomes the size 23 of the slits and the minimum value becomes a value obtained by subtracting the interval 27 between the adjacent slits 21 from the size 13. It is possible to sharply enhance the controllability of the width 28 of the region 9.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(IP)

① 特許出願公開

® 公開特許公報(A) 平3-231483

®Int.Cl. 5 H 01 S 3/18 識別記号

庁内整理番号 6940--5F ❸公開 平成3年(1991)10月15日

01 5 3/18 6940-

審査請求 未請求 請求項の数 5 (全5頁)

半導体レーザ及びその製造方法 60発明の名称 頤 平2-26024 20特 22出 頤 平2(1990)2月7日 @発明者 東京都国分寺市東弥ケ窪1丁目280番地 株式会社日立製 中 塚 作所中央研究所内 茂 雄 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 @発明者 th 下 作所中央研究所内 @発 明 老 内 Ħ 治 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 35 作所中央研究所内 個発 明者 村 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 傪 作所中央研究所内 **勿出 願 人** 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 @代 理 人 弁理十 小川 隣男 外1名

明 粗 看

1. ストライプ状道波路が形成されたレーザ共振

- 1. 発明の名称
 - 半導体レーザ及びその製造方法
- 2. 特許請求の範囲
 - 器の少なくとも一方の城面部が非温電領域である半導体レーザにおいて、上記機面部には上記 半導体レーザにおいて、上記機面部には上記 い領域が存在し、かつ該領域は上記機面に速し ており、弦領域と上記機面とで上記井道電領域 を規定していることを特徴とする半導体レーザ。 2. 特許請求の範囲第1項記載の半導体レーザに おいて、上記金属護は中央部が上記機面と反対 領に屈曲した形状の双リットを上記ストライプ 状導改路に沿つて、2数個有し、該スリットの設 屋間隔は該スリットのストライブ方向の大きさ 以下である半速体レーザ。
 - 3.特許請求の範囲第1項又は第2項記載の半導体レーザにおいて、上記電極部のうち上記金属 膜と接続し、かつ光導波に直接寄与しない半導

体層の少なくとも一部が、上記スリット部にお いて取り除かれている半週体レーザ。

- 4. 特許請求の範囲第1項又は第2項記数の半導体レーザの製造方法において、上記電極部の少なくとも金属機を、中央部がレーザ共級器端面と反対側に屈曲した複数のスリツトがストライブ状導波略に沿つて配置された甲面形状を有する知く形成する工程と、該工程と、以下と交差するようにへき調を行う工程を有することを特徴とする半導体レーザの製造方法。
- 5. 特許請求の範囲第4項記載の半導体レーザの 製造方法において、上記金属膜をマスクとして 上記半導体層の少なくとも一部を取り除く工程 を有する半選体レーザの製造方法。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、書き込み可能光デイスク等への応用

を目的とした高出力半導体レーザに関する。

〔従来の技術〕

従来の韓面非励起半導体レーザとしては、例え

特開平3-231483 (2)

ば第5回に示す「田民 他 1989年春季応物講演会予稿 911PJの如く、基板に設けたV課 30により電流及び光閉じ込めを行うレーザ構造 において、総面近傍の電流ブロック層を残すこと により(符号31)、端面領域のみを非道電状態と し温度上昇による端面破壊現象を防止するものが あた。

(登明が解決しようとする課題)

上記憶来技術の場合、レーザ端面の非脳配領域の幅の制御性は、15μm以上という大きなへき間位置の試差により制限された配領域を長めため、対する必要がある。このため、光色な光設計する必要がある。このため、光的な、電流増加・設備にして、変化に対して、電流増加・また、特性のパラツキも大きく、実用上問題であつた。

本発明の目的は、非励起領域幅の制御性の良い 半導体レーザの製造方法を与え、これにより得られる非励起領域幅が10~20μmの半導体レー

- 2. 上記第1項記載の半導体レーザにおいて、上 記金展該は中央部が上記網面と反対側に届曲し た形状のスリットを上記ストライプ状導 酸路は 沿つて複数側有し、該スリットの設置関係は スリットのストライプ方向の大きさ以下である 半減体レーザ。
- 3. 上記第1項又は第2項記載の半導体レーザにおいて、上記電極部のうち上記金属膜と接続し、かつ光導波に直接寄与しない半導体層の少なくとも一部が、上記スリット部において取り除かれている半導体レーザ。
- 4. 上記第1項又は第2項記載の半導体レーザの 製造方法において、上記電帳部の単なくともの 風酸を、中央部スリットがストライプ大場を に沿って配と、放下であれているでは、 する工程と、放下をよりットと交差するようにへき関を行う工程を大関をよりて、 とする半導体レーザの設立方法。
- 5. 上記第4項記載の半導体レーザの製造方法に

ザを再現性よく供給することにある。 「鍵額を解決するための手段」

上記憶来の端面非脳起型レーザの問題点を解決するため本発明では、半導体レーザの少なくとも 産属電報に、該金属電報を中央部が端面と反対状 域をレーザストライプに沿つて複数程 け、これ らのスリット状領域の間隔をスリット状領域のス トライブ方向の大きさよりも小さいものとし、こ れらのスリット状領域の少なくとも1つにへき関 様が交差するようにへき関を行い半導体レーザを 形成することを考案した。具体的には次のとうり である。

1. ストライブ状導波路が形成されたレーザ共振 路の少なくとも一方の端面部が非遠電例域であ る半導体レーザにおいて、上記範面部には上記 半導体レーザの電優部の少なくとも金属膜のない 切域が存在し、かつ該領域は上記端面に切 でおり、該領域と上記端面とで上記非遠電領域 を規定していることを特徴とする半速体レーザ。

おいて、上記金属膜をマスクとして上記半導体 層の少なくとも一部を取り除く工程を有する半 - 連体レーザの製造方法。

(作用)

第1回の V 字状スリット 2 1を有する電板パタ 28の場合を何に本登明の作用を説明する。 幌剤 形成時のへき関を上記V字状スリットと交差する ように行うことにより(第1回の場合は符号21 の位置)、このスリツトと楽面とで囲まれる金属 電極領域(斜線部分)が、残りの金属電極と電気 的に分離されて電流が供給されなくなるため、非 通電領域9が形成される。このようなV字状スリ ツト21をレーザストライプ上に、ストライプ方 向に沿つで複数個配列し、V字状スリット相互の 間隔27がストライプ方向のV字状スリットの大 きさ13を超えないものとすることにより、これ らの▽字状スリツト21の少なくともどれかと交 差するようにへき開をおこなうことができる。こ の時、へき開位置がV字状スリットの頂点に近づ くにつれ隣接するV字状スリツト21にへき開が

かかり、騒擾するV字状スリット21が新たか非 通電領域9の外間となる。この結果、非通電領域 の幅28の最大値はV字状スリットの大きさ13. 最小値は∇字状スリツトの大きさ13から離接す るV字スリットとの間隔27を差し引いた値とな る。このV字状スリツト21はフオトリソグラフ 技術により形成可能であるため、従来のへき間位 置の精度により決定されていた非通電領域に比し 大幅に非流電領域の框28の制御件が向上する なお、スリットの形状は∇字形を例にとり説明し たが、へき開により電極を島状に分離しうる形状 であればいかなる形状でも同様の効果が得られる。 また、一定の範囲の非通量領域の概を与える形状 であれば複数個配列されたスリットの形状が同一 である必要もないことはいうまでもない。 〔実施例〕

実施例 1

本発明の実施例1を第1個~第3回に従い説明 する。本発明の特徴は第1回のように、半導体レ ーザの表徴帳にV字状スリット21を設けたこと

7の結晶成長を行なう。次に、Cr/Au電極8 を真空器若及びリフトオフにより形成する。この 時、Cr/Au業権8には一方の鎮商部に低1回 のようなV字状スリット21をストライプに沿っ て4個設ける。V字状スリットの大きさ13は 20 m であり、V字状スリットの間隔27日の μmである。次に、電極パタンの効果を強めるた め、さらにCr/Au電極8をマスクとして、p -GaAs7の化学エツチングを行なう。次に、 裏面電極としてAuGeNi/Cr/Au24を 蒸着した後、 V字状スリツト部でへき開し (符号 25)、レーザチツブとする。これにより、レー ザ殤面から一定の範囲の電板(斜線部分)は、他 の部分の解析から分離され非洲電領域9が形成さ れる。非通電領域の幅28は、最大で204m. 最小で14μmとなる。次に、上記レーザチップ の非通電領域側の端面にSiO。低反射コーティ ング10を、非通電領域のない側の端面にSiO。 /a-Si高反射コーティング11を行なう。次 に、第3回に示すようにpサイドダウンによりレ

である。このような構造の電板は、あらゆる構造 の半導体レーザに適応可能であるが、本実施例で は特に端面非励起の効果が現れやすいリツジ状の 構造をMOCVD法により選択的に埋め込んだ GaAAAs系半導体レーザについて述べる。こ の構造は第2回に示すような構造のもので、作製 手順は次の通りである。まず、n形GaAs基板 1上にMOCVD法によりn-A2o.s Gao.、As クラシド層 2 、量子井戸構造活性層 3 、 p ー Alos Gass As クラツド 類4. p. GaAs 暦 5 を成長する。次に、ストライプ状のSi○₂ をマスクとしてp-Alo...Gao.,Asクラツド 磨4の途中まで化学エツチングを行い、リッジ状 のストライプ26を形成する。次に、Si〇。を 残したままMOCVD法によるn-GaAs6の 結晶成長を行い上記のリツジ状ストライプ26を 埋め込む。この時、MOCVDの性質のため、 SiO. 上にはn-GaAs6は成長しない。次 に、SiO。を除去してリツジ上面を露出し、こ の状態でさらにMOCVD法によりpーGaAs

ーザチツブをSiC製サブマウント12にダイボ ンデイングした。この時、非通電領域9がSiC 割サブマウント12に係らないようにした。なお、 非通電領域の幅28の最適値は、各層の組成やキ ヤリア濃度等により10μm~50μmの範囲で 異なつた値となるので、V字状スリットの大きさ 13もこれらの設計値を考慮して設計する必要が あり、実施例の値に固定するものではない。また V字状スリツトの間隔27は非通電領域の幅28 の誤差を決定する量であり10μm以内にする必 要がある。また、本実施例ではV字状スリット 21の数は4個としたが、へき間がV字母スリッ ト21に係るように制御できる範囲で有れば任意 の個数とすることができることはいうまでもかい。 また、本実施例ではGaAIAs系半導体レーザ を例に述べたが、本祭明は太僧的に坐道はレーザ の電極の構造に係るものであり、あらゆる材料系 の半導体レーザに適応可能である。

実施例 2

本発明の実施例2を第4回に従い説明する。実

旅例1では電極遮断の効果がより完全に現れるよ うリッジ型レーザに関して述べたが、例えばSAS 構造とよばれる第4図のような構造においても十 分な効果が得られる。本実施例ではAlgGaInP 系の材料によるSAS構造レーザを倒にとり説明 する。この構造は第4図に示すような構造のもの で、作製手順は次のとうりである。まず、n形 GaAs基板1上にMOCVD法によりn-(A lo., G a ...)。, I no., P クラツド暦14、 In.,Ga,,P活性層15、p-(Al... Gan.s) ... Inc.s Pクラツド暦16、n-GaAs 贈17を成長する。次に、n-GaAs贈17に ストライプ状の薄18を化学エツチングにより形 成した後、MOCVD法によりp-(A 2 o.e Gaa.s)a.s Ina.s Pクラツド層19、n-GaAs 贈20を成長する。次に、Cr/Au電極8を真 空蒸着及びリフトオフにより形成する。この時、 Cr/Au電極8には一方の柴面部に第1回のよ うなV字状スリット21をストライプに沿つて4 個的ける。V字状スリットの大きさ13は20

μ m であり、 V 字状スリツトの間隔 2 7 は 6 μ m である。次に、裏面電極としてAuGeNi/ Cr/Au24を萎着した後、V字状スリット部 でへき開し(符号25)、レーザチップとする。 これにより、レーザ磐面から一定の範囲の電極 (斜線部分) は、他の部分の電極から分離され非 通電領域9が形成される。非通電領域の幅28は、 最大で20μm、最小で14μmとなる。次に、 上記レーザチップの非通電領域側の矯面にSiOa 低反射コーテイング10を、非通電領域のない側 の端面にSiO:/a-Si 高反射コーテイング 11を行なう。次に、第3回に示すようにョサイ ドダウンによりレーザチツプをSiC割サブマウ ント12にダイボンデイングした。この時、非通 電領域9がSiC製サブマウント12に係らない ようにした。

(発明の効果)

本発明によれば、中央部が端面に対し反対側に 風曲したスリット状に電極部を取り除いた領域の 形状によつて決まる端面近傍の一定領域のみが非

励起となるので、端面非励起領域の幅の制御性が 大幅に向上する。このため、へき間精度に制限されずに幅の狭い端面非励起領域を再現性食く形成することができる。この結果、通常の半導体レーザとまつたく同様の光出力電流特性をもちながら、 洗破壊出力レベルが2倍近い値となる半導体レーザが振られた。


4. 関面の新単な説明

第1回は本発明の実施例1及び2の電極パタン の形状を示す回、第2回は本発明の実施例1の斜 視回、第3回は本発明の実施例1及び2の半導体 レーザの超立回、第4回は本発明の実施例2の斜 第5回は逆来の第面非励起型半導体レーザの組載回である。

1 … n形 GaAs 基模、2 … n — A & * * * Ga** * A * * クラッド層、3 … 量子井戸構造活性層、4 … p — A & * * * Ga** * A * * カラッド層、5 … p — GaAs 。 R * 6 … n — Ga As 、7 … p — Ga As 。 8 … C r / A u 電紙、9 … 非通電領域、10 … SiO。低级射二 — チィング、11 … SiO * / a ~ Si

高反射コーティング、12…SiC製サブマウント、13…V字状スリットの大きさ、14…nー(A f a, ,, G a, ,,) In e, , P クラッド層、15… In e, , G a, ,,) P 活性層、16… P ー (A f a, ,, G a, ,,) P 活性層、16… P ー (A f a, ,, G a, ,,) P 活性層、16… P ー (A f a, ,, G a, ,, A f a,) P ラッド層、20… nーG a A s 層、21… V字状スリット、22… pーG a A s 碁版、23… A f a, ,, G a, ,, A s 括性層、24… A u G o N i / C r / A u、25… A s 括性層、24… A u G o N i / C r / A u、25… A s 話性層、26… J v y 状 スリットの間隔、28… 非通電領域の幅、28… nーG a A s 層、30… V 溝、31… 非通電状態を得るために端面領域に残した電流プロック舞蹈分と

代理人 弁理士 小川勝男



- 71-GaAs基板
- A Ales Gaes As 77, FA 2 量3市户型活性層
- P-Alos Ga 4.5 As 77, FA
- 7 P-GaAs層 8 Cr/Au電極
- 9 非通電領域 13 V写状スリット大きさ
- 21 V写状スリット 25 へき閉位置
- 27 V字状スリットの間隔1 28 非通電領域の幅

